Các nhà thiết kế có thể sử dụng môi trường phát triển tích hợp (IDE) để nhanh chóng chuyển từ C ++ sang FPGA bằng cách sử dụng các công cụ thiết kế HLS và Ayncix Từ ACE. Sự kết hợp này có thể làm giảm nỗ lực phát triển cho các ứng dụng không dây 5G và các ứng dụng thiết kế khác yêu cầu công nghệ FPGA hiệu suất cao trong SoC, được định cấu hình bằng luồng thiết kế dựa trên C đã được chứng minh.

Ellie Burns, giám đốc tiếp thị, bộ phận Calypto Systems, Mentor cho biết: Một Aixix eFPGA cung cấp một khả năng to lớn để thích ứng với những thay đổi muộn và các yêu cầu mới trong một SoC được lập trình tại hiện trường. Kết hợp với Catapult HLS và tốc độ xác minh của C ++, các nhà thiết kế chip giờ đây có thể dễ dàng chuyển từ thay đổi thuật toán sang phần cứng hiệu năng cao, năng lượng thấp mới trong vài ngày thay vì vài tuần hoặc vài tháng.

Luồng công nghệ của đối tác cho phép các nhà thiết kế thực hiện các thay đổi thuật toán trong giai đoạn cuối của quá trình phát triển IP và tối ưu hóa kiến ​​trúc vi mô kỹ thuật số. Các thử nghiệm phần mềm cho mã mức chuyển đổi đăng ký được tạo (RTL) có thể được sử dụng lại, được cho là giảm hơn 80% nhu cầu đối với các băng ghế thử nghiệm RTL chuyên dụng.

Speedcore eFPGA IP cho phép khách hàng tạo ra một loại vải có thể lập trình tùy chỉnh, với các tài nguyên logic, bộ nhớ và DSP cụ thể để đáp ứng các yêu cầu cụ thể của ứng dụng. Cũng như cơ sở hạ tầng không dây 5G, chúng có thể được sử dụng trong các trung tâm dữ liệu, hệ thống hỗ trợ người lái tiên tiến (ADAS) và xe tự hành.