Дизайнеры могут использовать интегрированную среду разработки (IDE) для быстрого перехода от C ++ к FPGA, используя инструменты проектирования HLS и Achronix от Achronix. Эта комбинация может уменьшить усилия по разработке для 5G беспроводных и других дизайнерских приложений, которым требуется высокопроизводительная технология FPGA в SoC, сконфигурированных с использованием проверенного процесса проектирования на основе C.

Элли Бернс, директор по маркетингу подразделения Calypto Systems, Mentor сказал: «Achronix eFPGA предлагает потрясающую способность адаптироваться к поздним изменениям и новым требованиям в программируемой на месте SoC. В сочетании с Catapult HLS и скоростью проверки C ++ разработчики микросхем теперь могут легко перейти от изменения алгоритма к новому низкоэнергетическому и высокопроизводительному оборудованию за несколько дней, а не недель или месяцев ».

Технологический поток партнеров позволяет дизайнерам вносить алгоритмические изменения на поздних этапах разработки ИС и оптимизировать цифровую микроархитектуру. Можно повторно использовать тесты программного обеспечения для сгенерированного кода уровня передачи регистров (RTL), что, как утверждается, снижает потребность в специальных испытательных стендах RTL более чем на 80%.

Speedcore eFPGA IP позволяет клиентам создавать настраиваемую программируемую матрицу со специальной логикой, памятью и ресурсами DSP для удовлетворения требований конкретного приложения. Помимо беспроводной инфраструктуры 5G, они могут использоваться в центрах обработки данных, в современных системах помощи водителю (ADAS) и в автономных транспортных средствах.