O Moscone Center, em São Francisco, sediará o DAC de 25 a 28 de junho

As soluções OneSpin e Austemper Design Systems destacarão as ferramentas para verificação de segurança funcional. A Austemper se concentrará no desenvolvimento de sistemas de missão crítica, com o conjunto de ferramentas KaleidoScope, que suporta o design analógico para a propagação simultânea de falhas de sinal misto. O conjunto de ferramentas automatizadas possui recursos de análise, síntese e verificação de segurança para aplicativos orientados à certificação. É usado para projetos automotivos em larga escala no ADAS e na condução autônoma. A simulação de falha simultânea inclui simulações recomendadas pela ISO 26262 para atender aos requisitos ASIL.

A empresa recentemente fez uma parceria com a OneSpin Solutions para adotar uma metodologia suportada por ferramentas para aplicações de segurança funcional, combinando um fluxo de projeto e verificação, que será demonstrado no estande da OneSpin. Os mecanismos de segurança de hardware são inseridos nos designs de chips e as ferramentas da OneSpin Solutions verificam formalmente a lógica de segurança de hardware. A verificação de equivalência assegura que a lógica de segurança inserida não afeta a funcionalidade regular e a análise de detecção de falhas verifica se os mecanismos de segurança funcionam corretamente no caso de erros aleatórios.

A OneSpin também está promovendo seu kit de Qualificação de Ferramentas, após verificação pela TÜV SÜD de seus processos de desenvolvimento de ferramentas. O kit inicial está disponível para a ferramenta 360 EC-FPGA EDA da empresa, uma verificação automática de equivalência sequencial que impede que os fluxos de design do FPGA introduzam erros de implementação. O kit é certificado conforme ISO 26262, IEC 61508 e EN 50128.

Insights sobre FPGA

Ainda com o design do FPGA, o Plunify colaborou com o Xilinx para oferecer o pacote de design do Vivado na nuvem, por meio da plataforma Plunify Cloud. Os designers pagam apenas 50 c para compilar um projeto Vivado na nuvem Amazon Web Services (AWS), incluindo licenças.

A empresa também demonstrará aprimoramentos em seu software de fechamento de tempo InTime para otimizar o tempo de FPGA na nuvem (Figura 1). A Metodologia de otimização InTime pode melhorar a frequência do relógio em 20 a 80% e atender aos requisitos de tempo em dias, em vez de semanas através do aprendizado de máquina. O software também acelera o fechamento e a otimização do tempo e é acessado via nuvem.

Promovendo a tecnologia eFPGA, a Achronix Semiconductor está colaborando com o especialista em IP CAST para aumentar a taxa de transferência e economizar no armazenamento de memória.

Os dois expositores explicarão como o IP de compressão sem perdas da CAST foi portado para o portfólio Achronix FPGA para uso em aplicativos de transferência de dados de ponta a ponta e data center móvel. A implementação de hardware do padrão de compactação sem perdas para Deflate, GZIP e ZLIB, é compatível com implementações de software usadas para compactação ou descompactação para fornecer taxa de transferência de até 100 Gbit / s com baixa compactação e baixa latência, juntamente com a tecnologia Speedcore eFPGA para mover e armazenar grandes dados com baixo consumo de energia.

O CAST portou seu IP para os FPGAs da Achronix

Eficiência energética

Falando em gerenciamento de energia, outro expositor, Baum, identifica a eficiência energética como a área mais subdesenvolvida no design de chips. Sua ferramenta automatizada de análise e modelagem de energia foi projetada para projetos automotivos, IoT, móveis, redes e servidores. O PowerBaum 2.0 (Figura 3) suporta energia estática e dinâmica, recebendo descrições de RTL e netlist, e adiciona suporte para análise de energia com emulação de hardware. Isso, diz a empresa, permite que os engenheiros consertem os erros de energia em cenários realistas de software. A ferramenta também suporta análises com temperaturas arbitrárias especificadas pelos projetistas, para avaliar os efeitos da temperatura no consumo de energia de um projeto.

No DAC, a empresa também apresentará o PowerWurzel, um mecanismo de análise de energia no nível do portão a ser integrado ao PowerBaum para modelagem de energia.

Figura 3 As ferramentas de Baum analisam a eficiência energética

As ferramentas de projeto e verificação de SoC baseadas na nuvem para o design de IC da Metrics incluem o Cloud Simulator e o Verification Manager, projetado para gerenciar requisitos e recursos de simulação, ajustando-os para cima ou para baixo a cada minuto. A empresa alega que o Google Cloud permite capacidade ilimitada de simulação SystemVerilog compatível com UVM e gerenciamento de verificação nativo baseado na Web para tempos de regressão mais rápidos, erros reduzidos de código de tronco e cobertura previsível de código.

Além dos expositores, o evento realiza sessões técnicas e um programa de palestras abordando áreas de tópicos. Este ano, por exemplo, a Cadence hospedará um tutorial sobre 'Segurança funcional e confiabilidade para aplicações automotivas' e um sobre aprendizado de máquina ('O aprendizado de máquina eleva o desempenho do reconhecimento de fala ao próximo nível'). Uma palestra de Anna-Katrina Shedletsky, Instrumental, na segunda-feira 25 de junho, se concentrará em 'Automatizando Inteligência: Aprendizado de Máquina e o Futuro da Fabricação'. O uso do ML e da IA ​​para robótica socialmente assistida (SAR) é explorado na palestra de quinta-feira por Maja Matarić, da Universidade do Sul da Califórnia, que apresentará 'Automação versus aumento: robôs de assistência social e futuro do trabalho'.

Outra palestra defende o RISC-V como um meio de libertar arquitetos de arquiteturas proprietárias de conjuntos de instruções (ISAs). David A Patterson, Google e Universidade da Califórnia, apresentará 'Uma nova era de ouro para a arquitetura de computadores: aceleradores específicos de domínio e Open RISC-V'.

Uma nova área este ano no DAC é o Design Infrastructure Alley. A iniciativa da ESD Alliance e Association for High-Computing Professionals é uma área dedicada à infraestrutura de TI para o design de sistemas e componentes eletrônicos. Além dos requisitos de computação e armazenamento para projetar e gerenciar o uso da nuvem, há um pavilhão dedicado ao Design-on-the-Cloud que discute gerenciamento de licenças, computação em grade e segurança de dados.