샌프란시스코 Moscone Center, 6 월 25-28 일 DAC 개최

OneSpin 솔루션 및 Austemper Design Systems는 기능 안전 검증을위한 툴을 강조합니다. Austemper는 동시 혼합 신호 오류 전파를위한 아날로그 설계를 지원하는 KaleidoScope 툴 세트를 통해 미션 크리티컬 시스템 개발에 중점을 둘 것입니다. 자동화 된 툴 제품군에는 인증 지향 응용 프로그램을위한 안전성 분석, 합성 및 검증 기능이 있습니다. ADAS 및 자율 주행의 대규모 자동차 설계에 사용됩니다. 동시 결함 시뮬레이션에는 ASIL 요구 사항을 준수하기 위해 ISO 26262에서 권장하는 시뮬레이션이 포함됩니다.

이 회사는 최근 OneSpin 솔루션과 파트너십을 체결하여 기능 안전 애플리케이션을위한 툴 지원 방법을 채택하고 설계 및 검증 흐름을 결합하여 OneSpin 부스에서 시연 할 예정입니다. 하드웨어 안전 메커니즘이 칩 설계에 삽입되고 OneSpin 솔루션의 툴이 하드웨어 안전 로직을 공식적으로 검증합니다. 동등성 검사는 삽입 된 안전 로직이 일반 기능에 영향을 미치지 않도록하며 결함 감지 분석은 임의의 오류 발생시 안전 메커니즘이 올바르게 작동하는지 확인합니다.

또한 OneSpin은 TÜV SÜD의 툴 개발 프로세스를 검증 한 후 툴 검증 키트를 홍보하고 있습니다. 초기 키트는 FPGA 설계 흐름에서 구현 오류가 발생하지 않도록하는 자동 순차 동등성 검사 인 회사의 360 EC-FPGA EDA 도구에 사용할 수 있습니다. 이 키트는 ISO 26262, IEC 61508 및 EN 50128 인증을 받았습니다.

FPGA 통찰력

여전히 FPGA 디자인으로 Plunify는 Xilinx와 협력하여 Plunify Cloud 플랫폼을 통해 클라우드에 Vivado 디자인 제품군을 제공했습니다. 설계자는 라이센스를 포함하여 AWS (Amazon Web Services) 클라우드에서 Vivado 프로젝트를 컴파일하는 데 50c 정도의 비용 만 지불하면됩니다.

또한 클라우드에서 FPGA 타이밍을 최적화하기 위해 InTime 타이밍 클로저 소프트웨어의 향상된 기능을 시연 할 것입니다 (그림 1). InTime Optimization Methodology는 기계 학습을 통해 몇 주가 아닌 며칠 만에 클록 주파수를 20 ~ 80 % 향상시키고 타이밍 요구 사항을 충족시킬 수 있습니다. 이 소프트웨어는 또한 타이밍 폐쇄 및 최적화를 가속화하며 클라우드를 통해 액세스합니다.

eFPGA 기술을 홍보하는 Achronix Semiconductor는 IP 전문가 CAST와 협력하여 처리량을 늘리고 메모리 스토리지를 절약합니다.

두 전시 업체는 CAST의 무손실 압축 IP가 데이터 센터 및 모바일 에지 데이터 전송 애플리케이션에서 사용하기 위해 Achronix FPGA 포트폴리오로 어떻게 포팅되었는지 설명합니다. Deflate, GZIP 및 ZLIB에 대한 무손실 압축 표준의 하드웨어 구현은 압축 또는 압축 해제에 사용되는 소프트웨어 구현과 호환되어 낮은 압축 및 낮은 대기 시간으로 최대 100Gbit / s의 처리량을 제공하며 Speedcore eFPGA 기술과 결합하여 큰 이동 및 저장 저전력 소비에서 데이터.

CAST, IP를 Achronix의 FPGA로 이식

에너지 효율

전력 관리에 관해, 또 다른 전시 업체 인 Baum은 에너지 효율을 칩 설계에서 가장 저개발 영역으로 식별합니다. 자동화 된 전력 분석 및 모델링 도구는 자동차, IoT, 모바일, 네트워킹 및 서버 프로젝트를 위해 설계되었습니다. PowerBaum 2.0 (그림 3)은 RTL 및 넷리스트 설명을 사용하여 동적 및 정적 전력을 지원하고 하드웨어 에뮬레이션으로 전력 분석을 지원합니다. 이를 통해 엔지니어는 실제 소프트웨어 시나리오에서 전력 버그를 해결할 수 있다고한다. 또한이 도구는 설계자가 지정한 임의의 온도를 분석하여 설계의 전력 소비에 대한 온도의 영향을 평가합니다.

DAC에서이 회사는 또한 전력 모델링을 위해 PowerBaum과 통합되는 게이트 레벨 전력 분석 엔진 인 PowerWurzel을 소개합니다.

그림 3 Baum의 도구로 에너지 효율 분석

Metrics의 IC 설계를위한 클라우드 기반 SoC 설계 및 검증 도구에는 시뮬레이션 요구 사항 및 리소스를 관리하고 매분마다 위 또는 아래로 조정하도록 설계된 Cloud Simulator 및 Verification Manager가 포함됩니다. 이 회사는 Google 클라우드를 통해 무제한 UVM 호환 SystemVerilog 시뮬레이션 용량과 기본 웹 기반 검증 관리를 통해 더 빠른 회귀 시간, 트렁크 코드 오류 감소 및 예측 가능한 코드 적용 범위를 확보 할 수 있다고 주장합니다.

전시회 이외에도이 이벤트는 주제별 주제를 다루는 기술 세션 및 기조 프로그램을 주최합니다. 예를 들어 올해 Cadence는‘자동차 응용 분야의 기능 안전 및 신뢰성’에 대한 자습서와 기계 학습에 관한 자습서 (“기계 학습이 음성 인식 성능을 다음 단계로 끌어 올리기”)를 개최합니다. 6 월 25 일 월요일, Instrumental Anna-Katrina Shedletsky의 기조 연설에서는 '정보 자동화 : 기계 학습 및 제조의 미래'에 중점을 둘 것입니다. SAR (사회 지원 로봇 공학)에 ML 및 AI를 사용하는 방법은 남부 캘리포니아 대학교의 Maja Matarić가 기조 연설에서 '자동화 vs 증강 : 사회 지원 로봇과 미래의 미래'를 발표합니다.

또 다른 기조 연설은 RISC-V가 건축가를 독점적 인 명령 집합 아키텍처 (ISA)로부터 자유롭게하는 수단으로 옹호합니다. Google과 University of California의 David A Patterson은 '컴퓨터 아키텍처의 새로운 황금기 : 도메인 별 가속기 및 공개 RISC-V'를 발표 할 예정입니다.

올해 DAC의 새로운 영역은 Design Infrastructure Alley입니다. ESD 연합 및 고성능 컴퓨팅 전문가를위한 협회의 주도는 전자 시스템 및 부품 설계를위한 IT 인프라 전용 영역입니다. 클라우드 사용을 설계하고 관리하기위한 컴퓨팅 및 스토리지 요구 사항뿐만 아니라 라이센스 관리, 그리드 컴퓨팅 및 데이터 보안을 논의하는 전용 Design-on-the-Cloud 파빌리온 극장이 있습니다.