Il Moscone Center di San Francisco ospiterà il DAC dal 25 al 28 giugno

Le soluzioni OneSpin e Austemper Design Systems metteranno in evidenza gli strumenti per la verifica della sicurezza funzionale. Austemper si concentrerà sullo sviluppo di sistemi mission-critical, con la suite di strumenti KaleidoScope che supporta la progettazione analogica per la propagazione simultanea di segnali misti. La suite di strumenti automatizzati ha capacità di analisi della sicurezza, sintesi e verifica per applicazioni orientate alla certificazione. È utilizzato per progetti automobilistici su larga scala in ADAS e guida autonoma. La simulazione simultanea di guasti include simulazioni raccomandate dalla ISO 26262 per soddisfare i requisiti ASIL.

La società ha recentemente collaborato con le soluzioni OneSpin per adottare una metodologia supportata da strumenti per applicazioni di sicurezza funzionale, combinando un flusso di progettazione e verifica, che sarà dimostrato allo stand OneSpin. I meccanismi di sicurezza hardware sono inseriti nei progetti di chip e gli strumenti di OneSpin Solutions verificano formalmente la logica di sicurezza dell'hardware. Il controllo di equivalenza garantisce che la logica di sicurezza inserita non influisca sulla normale funzionalità e l'analisi di rilevamento guasti verifica che i meccanismi di sicurezza funzionino correttamente in caso di errori casuali.

OneSpin sta inoltre promuovendo il suo kit di qualifica degli utensili, a seguito della verifica da parte di TÜV SÜD dei suoi processi di sviluppo degli utensili. Il kit iniziale è disponibile per lo strumento EDA 360 EC-FPGA della società, un controllo automatico di equivalenza sequenziale che impedisce ai flussi di progettazione FPGA di introdurre errori di implementazione. Il kit è certificato ISO 26262, IEC 61508 e EN 50128.

Informazioni FPGA

Sempre con il design FPGA, Plunify ha collaborato con Xilinx per offrire la suite di design Vivado nel cloud, tramite la piattaforma Plunify Cloud. I designer pagano appena 50c per compilare un progetto Vivado sul cloud Amazon Web Services (AWS), comprese le licenze.

La società dimostrerà inoltre miglioramenti al proprio software di chiusura dei tempi InTime per ottimizzare i tempi FPGA nel cloud (Figura 1). La metodologia di ottimizzazione InTime può migliorare la frequenza di clock dal 20 all'80% e soddisfare i requisiti di temporizzazione in giorni, anziché settimane tramite l'apprendimento automatico. Il software accelera anche la chiusura e l'ottimizzazione dei tempi ed è accessibile tramite il cloud.

Promuovendo la tecnologia eFPGA, Achronix Semiconductor sta collaborando con lo specialista IP CAST per aumentare la produttività e risparmiare sulla memoria.

I due espositori spiegheranno come l'IP di compressione senza perdita di dati di CAST è stato portato nel portafoglio FPGA di Achronix per l'uso in applicazioni di trasferimento dati per data center e dispositivi mobili. L'implementazione hardware dello standard di compressione lossless per Deflate, GZIP e ZLIB, è compatibile con le implementazioni software utilizzate per la compressione o decompressione per fornire fino a 100 Gbit / s con throughput a bassa compressione e bassa latenza, insieme alla tecnologia Speedcore eFPGA per spostare e archiviare grandi dati a basso consumo energetico.

CAST ha portato il suo IP agli FPGA di Achronix

Efficienza energetica

Parlando di gestione della potenza, un altro espositore, Baum, identifica l'efficienza energetica come l'area più sottosviluppata nella progettazione dei chip. Il suo strumento di analisi e modellazione automatizzata della potenza è progettato per progetti automobilistici, IoT, mobili, di rete e di server. PowerBaum 2.0 (Figura 3) supporta l'alimentazione dinamica e statica, includendo le descrizioni RTL e netlist e aggiunge il supporto per l'analisi della potenza con emulazione hardware. Questo, afferma l'azienda, consente agli ingegneri di correggere i bug di alimentazione in scenari software realistici. Lo strumento supporta anche l'analisi con temperature arbitrarie specificate dai progettisti, per valutare gli effetti della temperatura sul consumo di energia di un progetto.

Al DAC, la società presenterà anche PowerWurzel, un motore di analisi della potenza a livello di gate da integrare con PowerBaum per la modellazione di potenza.

Figura 3 Gli strumenti di Baum analizzano l'efficienza energetica

Gli strumenti di progettazione e verifica del SoC basati su cloud per la progettazione di IC di Metrics includono Cloud Simulator e Verification Manager, progettati per gestire i requisiti e le risorse di simulazione, adattandoli su o giù ogni minuto. La società afferma che Google Cloud consente capacità di simulazione SystemVerilog conformi a UVM illimitate e una gestione di verifica nativa basata sul Web per tempi di regressione più rapidi, errori di codice trunk ridotti e copertura prevedibile del codice.

Oltre agli espositori, l'evento ospita sessioni tecniche e un programma di note chiave rivolte ad aree tematiche. Quest'anno, ad esempio, Cadence ospiterà un tutorial su "Sicurezza funzionale e affidabilità per le applicazioni automobilistiche" e uno sull'apprendimento automatico ("L'apprendimento automatico porta le prestazioni del riconoscimento vocale al livello successivo"). Un keynote di Anna-Katrina Shedletsky, Instrumental, lunedì 25 giugno, si concentrerà su "Automating Intelligence: Machine Learning and the Future of Manufacturing". L'uso di ML e AI per la robotica socialmente assistiva (SAR) è esplorato nel keynote di giovedì di Maja Matarić, University of Southern California, che presenterà "Automazione vs aumento: Robotocs socialmente assistenti e il futuro del lavoro".

Un altro keynote sostiene RISC-V come mezzo per liberare gli architetti dalle architetture di set di istruzioni proprietarie (ISA). David A Patterson, Google e University of California, presenteranno "Una nuova era d'oro per l'architettura del computer: acceleratori specifici di dominio e Open RISC-V".

Una nuova area quest'anno al DAC è il Design Infrastructure Alley. L'iniziativa di ESD Alliance and Association for High-Performance Computing Professionals è un'area dedicata all'infrastruttura IT per la progettazione di sistemi e componenti elettronici. Oltre ai requisiti di elaborazione e archiviazione per la progettazione e la gestione dell'uso del cloud, esiste un teatro dedicato al padiglione Design-on-the-Cloud che discute della gestione delle licenze, del grid computing e della sicurezza dei dati.