Balita

Isang pagtingin mula sa RISC-V Summit

Mayroong dalawang mga anunsyo mula sa IAR Systems bilang suporta sa pagtatatag ng isang matatag na ekosistema para sa RISC-V. Ang una ay kasama ang IP provider, SiFive, upang makipagtulungan sa pagdala ng dating tool ng tagatala at debugger sa configurable core core IP.

Ang pagsasama ng mga tool at IP ay inaasahan na suportahan ang mga developer upang maihatid ang mga produkto at dagdagan ang paglawak ng bukas, libreng pagtuturo ng arkitektura ng set (ISA).

Sinabi ni Anders Holmberg, Chief Strategy Officer, IAR Systems, na ang layunin ay tulungan ang mga developer na mapalakas ang pagiging produktibo at tumuon sa pagbabago. "SiFive ay isang pinuno sa komersyal na RISC-V core IP, at ang aming toolchain IAR Embedded Workbench ay ang pinakatatanggap na toolchain para sa pagbuo ng mga naka-embed na aplikasyon," aniya. Ang accent ay nasa scalable, mahusay na pasadyang silikon at mga tool sa pag-unlad upang matugunan ang mga compute workload.

Ang IAR Embedded Workbench para sa RISC-V ay magagamit sa kalagitnaan ng 2019. Inaangkin ng toolchain na mag-alok ng "nangungunang kalidad ng code, laki at bilis" pati na rin ang isang integrated debugger na may suporta sa simulator at pag-debug ng hardware.

Inihayag din ng kumpanya ng software ang isang pakikipagtulungan sa provider ng IP ng IP, Andes, upang suportahan ang mga cores ng RISC-V ng kumpanya, ang AndesCore N25 (F) / NX25 (F) at A25 / AX25, sa IAR Embedded Workbench para sa RISC-V. Magagamit ang unang bersyon sa kalagitnaan ng 2019. Ang AndeStar V5 extension extension at Andes Custom Extension (ACE) na tagubilin sa pagtuturo ay sasamahan sa Workbench upang ma-maximize ang bilis ng code at i-minimize ang laki ng code para sa mga RISC-V cores.

Pag-aautomat at real-time na computing

Ang pinakabagong bersyon ng tool suite nito at isang bagong EOSC-V core na na-optimize para sa Linux at real-time computing ay inihayag ng Codasip.

Pinapayagan ng suite ng Studio 8 na tool nito ang mga developer na magsulat ng isang mataas na antas ng paglalarawan ng isang processor at awtomatikong synthesises ang disenyo (nakalarawan).

"Habang ang pagtutukoy ng RISC-V ISA ay nagbabago at nagdaragdag ng patuloy na pagdaragdag ng bilang ng mga opsyonal na mga extension ng arkitektura, isang pamamaraan ng disenyo ng processor na nagbibigay-daan para sa parehong mabilis na paggalugad ng arkitektura at pinasimple na paglikha ng madaling maipatupad na RTL ay nagiging mahalaga," napansin ni Chris Jones, Bise Presidente ng Pamimili sa Codasip. "Ano ang kinakailangan ay isang high-level na paglalarawan ng wika na na-optimize para sa RISC-V," dagdag niya, na nagpapakilala sa tool suite.

Ang paglalarawan ng processor ay nakasulat sa CodAL, isang wika ng paglalarawan ng arkitektura, at pagkatapos ay ang RTL, disenyo ng bench, mga modelo ng virtual platform at tagabuo ng software software (C / C ++ compiler, debugger, profiler) ay awtomatikong synthesized. Ang pamamaraan ay binabawasan ang paggastos ng oras ng pagpapanatili ng isang kumpletong software development kit (SDK) sa pamamagitan ng paggamit ng isang modelo ng pagtuturo na tumpak (IA) na modelo sa CodAL hanggang Oras na kung hindi man ay kinakailangan upang mapanatili ang isang kumpletong SDK at ang pagpapatupad ay makabuluhang nabawasan salamat sa pamamaraan na gumagamit isang modelo ng pagtuturo na tumpak (IA) processor sa CodAL para sa henerasyon ng SDK at isang modelo na tumpak na ikot para sa pagpapatupad.

Ang mga bagong pag-andar at mga tampok para sa suite na tool ng ikawalong henerasyon ay may kasamang suporta para sa isang debugger ng LLVM at OpenOCB, Studio / CodeSpace integrated environment environment (IDE) batay sa Eclipse Oxygen at higit pang mga interactive na console at pagpapabuti sa mga test suite at pagpapatunay upang suportahan ang tinukoy ng user na RISC -V extension.

Ipinakilala din ng kumpanya ang 64-bit Bk7 processor, pagdaragdag sa pamilyang Bk. Mayroon itong pitong yugto na pipeline na may prediksyon ng sangay, opsyonal na buong pamamahala ng yunit ng memorya (MMU) na may virtual na pagtugon sa suporta para sa mga operating system tulad ng Linux, tanyag na standard na mga extension ng RISC-V at pamantayan sa industriya ng panlabas na mga interface.

Ito ay ang pinakamataas na pagganap ng pagganap ng kumpanya hanggang sa kasalukuyan at napapasadyang para sa mga developer upang magdagdag ng mga tagubilin, rehistro o mga interface.

Ang Studio 8 at ang processor ng Bk7 ay pangkalahatang magagamit Q1 2019, na may maagang pag-access sa mga napiling mga customer.

Inihayag ng Microchip na nagdaragdag ito kung ano ang pinaniniwalaan na una sa industriya ng RISC-V SoC FPGA na arkitektura sa Mi-V ecosystem. Pinagsasama ng mga FPGA ang Microsemiconductor PolarFire FPGAs at isang sub-system ng microprocessor batay sa RISC-V ISA.

Sa unahan ng Summit, inihayag ng Linux Foundation ang pakikipagtulungan nito sa RISC-V Foundation upang mapabilis ang pagbuo ng bukas na mapagkukunan at pag-ampon ng RISC-V ISA.