Es gab zwei Ankündigungen von IAR Systems zur Unterstützung des Aufbaus eines robusten Ökosystems für RISC-V. Die erste bestand darin, mit dem IP-Anbieter SiFive zusammenzuarbeiten, um die Compiler- und Debugger-Tools des ersteren auf die konfigurierbare Prozessorkern-IP zu bringen.

Die Integration von Tools und IP soll Entwickler bei der Bereitstellung von Produkten unterstützen und die Bereitstellung der offenen, kostenlosen Befehlssatzarchitektur (ISA) verbessern.

Anders Holmberg, Chief Strategy Officer von IAR Systems, sagte, das Ziel sei es, Entwicklern dabei zu helfen, die Produktivität zu steigern und sich auf Innovation zu konzentrieren. "SiFive ist führend im kommerziellen RISC-V-Core-IP, und unsere Toolchain IAR Embedded Workbench ist die am häufigsten verwendete Toolchain zum Erstellen eingebetteter Anwendungen", sagte er. Der Schwerpunkt liegt auf skalierbaren, effizienten benutzerdefinierten Silizium- und Entwicklungstools zur Erfüllung der Rechenlast.

Die IAR Embedded Workbench für RISC-V wird Mitte 2019 verfügbar sein. Die Toolchain soll "führende Codequalität, -größe und -geschwindigkeit" sowie einen integrierten Debugger mit Unterstützung für Simulator- und Hardware-Debugging bieten.

Das Softwareunternehmen gab außerdem eine Partnerschaft mit dem CPU-IP-Anbieter Andes bekannt, um die RISC-V-Kerne des Unternehmens, AndesCore N25 (F) / NX25 (F) und A25 / AX25, in der IAR Embedded Workbench für RISC-V zu unterstützen. Die erste Version wird Mitte 2019 verfügbar sein. Die AndeStar V5-Befehlserweiterung und die Anpassungsfunktionen für Andes Custom Extension (ACE) -Anweisungen werden mit Workbench gekoppelt, um die Codegeschwindigkeit zu maximieren und die Codegröße für RISC-V-Kerne zu minimieren.

Automatisierung und Echtzeit-Computing

Codasip kündigte die neueste Version seiner Tool-Suite und einen neuen EOSC-V-Kern an, der für Linux und Echtzeit-Computing optimiert ist.

Mit der Studio 8-Tool-Suite können Entwickler eine allgemeine Beschreibung eines Prozessors schreiben und das Design automatisch synthetisieren (siehe Abbildung).

„Da sich die RISC-V ISA-Spezifikation weiterentwickelt und immer mehr optionale Architekturerweiterungen hinzufügt, wird eine Prozessordesignmethode, die sowohl eine schnelle Erkundung der Architektur als auch eine vereinfachte Erstellung leicht implementierbarer RTL ermöglicht, unerlässlich“, bemerkte Chris Jones, Vice President von Marketing bei Codasip. "Was benötigt wird, ist eine für RISC-V optimierte Prozessorbeschreibungssprache auf hoher Ebene", fügte er hinzu und stellte die Tool-Suite vor.

Die Prozessorbeschreibung wird in CodAL, einer Architekturbeschreibungssprache, geschrieben. Anschließend werden RTL, Prüfstand, virtuelle Plattformmodelle und Prozessorsoftware-Entwicklungskit (C / C ++ - Compiler, Debugger, Profiler) automatisch synthetisiert. Die Methodik reduziert den Zeitaufwand für die Wartung eines vollständigen Software Development Kits (SDK) durch die Verwendung eines anweisungsgenauen (IA) Prozessormodells in CodAL to Time, das andernfalls für die Wartung eines vollständigen SDK erforderlich wäre, und die Implementierung wird dank der verwendeten Methodik erheblich reduziert ein befehlsgenaues (IA) Prozessormodell in CodAL für die SDK-Generierung und ein zyklusgenaues Modell für die Implementierung.

Zu den neuen Funktionen und Merkmalen der Tool-Suite der achten Generation gehören die Unterstützung eines LLVM-Debuggers und von OpenOCB, integrierte Studio / CodeSpace-Entwicklungsumgebungen (IDEs) auf der Basis von Eclipse Oxygen und interaktiveren Konsolen sowie Verbesserungen der Testsuiten und die Überprüfung zur Unterstützung benutzerdefinierter RISC -V Erweiterungen.

Das Unternehmen führte auch den 64-Bit-Bk7-Prozessor ein und erweiterte die Bk-Familie. Es verfügt über eine siebenstufige Pipeline mit Verzweigungsvorhersage, eine optionale MMU (Full Memory Management Unit) mit virtueller Adressierungsunterstützung für Betriebssysteme wie Linux, beliebte RISC-V-Standarderweiterungen und externe Schnittstellen nach Industriestandard.

Es ist der bisher leistungsstärkste Prozessor des Unternehmens und kann von Entwicklern angepasst werden, um Anweisungen, Register oder Schnittstellen hinzuzufügen.

Studio 8 und der Bk7-Prozessor werden im ersten Quartal 2019 allgemein verfügbar sein und sofortigen Zugriff auf ausgewählte Kunden haben.

Microchip gab bekannt, dass es seinem Mi-V-Ökosystem die seiner Meinung nach erste RISC-V-SoC-FPGA-Architektur der Branche hinzufügt. Die FPGAs kombinieren Mikrosemiconductor PolarFire FPGAs und ein Mikroprozessorsubsystem, das auf dem RISC-V ISA basiert.

Im Vorfeld des Gipfels gab die Linux Foundation ihre Zusammenarbeit mit der RISC-V Foundation bekannt, um die Open Source-Entwicklung und die Einführung des RISC-V ISA zu beschleunigen.